Un outil de cao pour l'analyse symbolique des circuits electroniques analogiques

par ERWAN CADRAN

Thèse de doctorat en Sciences et techniques

Sous la direction de JEAN-PAUL LE BARON.

Soutenue en 1998

à Rennes, INSA .

    mots clés mots clés


  • Résumé

    La conception assistee par ordinateur des circuits electroniques analogiques est devenue aujourd'hui l'outil indispensable permettant de passer de l'idee a la realisation de fonctions electroniques. Depuis quelques annees, suite a l'essor de la micro-informatique, un tres net regain d'interet pour les outils de cao symboliques s'est fait jour. Par exemple : le projet amadeus (analog modeling and design using a symbolic environment) supporte dans le cadre du programme iv europeen esprit (mars 1996 - fevrier 2000). L'irruption de la cao dans le domaine de l'electronique analogique n'est pas recente. En effet, il existe de nombreux simulateurs numeriques (spice, ) qui permettent d'obtenir les reponses d'un circuit dans les domaines temporel et frequentiel. Les outils d'analyse symbolique de circuits doivent-etre vus comme des complements essentiels aux simulateurs numeriques car ils permettent au concepteur d'obtenir des modeles parametriques mieux adaptes a la prise de decision (choix des composants, ). Cette these a pour objectif de creer un outil de cao pour l'analyse symbolique des circuits electroniques analogiques. L'originalite de l'outil developpe est de proposer au concepteur le modele d'etat symbolique d'un circuit electronique actif ou passif afin qu'il puisse etudier son comportement interne. Le modele d'etat est complementaire du modele fonction de transfert qui traduit le comportement externe d'un circuit. L'idee de base qui a contribue au developpement du progiciel syssanec (symbolic state-space analysis of electronic circuits) est de considerer un circuit comme un ensemble de sous-systemes dynamiques interconnectes. Le systeme equivalent au circuit est defini par des equations d'interconnexion, des equations de blocs gain et des equations de blocs integrateur (definis dans l'espace d'etat). Le circuit est represente sous la forme d'un graphe qui decrit les equations topologiques de kirchoff et les equations de constitution des composants. L'analyse du graphe d'un circuit permet d'obtenir le modele d'etat minimal par traitement des degenerescences eventuelles. L'outil de cao, mis en uvre dans le cadre de la these, permet egalement d'obtenir sous forme symbolique : - le polynome caracteristique du modele d'etat, - les fonctions de transfert, - les fonctions de sensibilite.


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 195 p.
  • Annexes : 57 ref.

Où se trouve cette thèse ?

  • Bibliothèque : Institut National des Sciences Appliquées. Bibliothèque.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.