Localisation de défauts dans les circuits intégrés complexes dont le dessin des masques est inconnu

par Romain Desplats

Thèse de doctorat en Électronique

Sous la direction de Yves Danto.

Soutenue en 1998

à Bordeaux 1 .

    mots clés mots clés


  • Résumé

    Ce memoire presente des methodes et techniques innovantes pour la localisation de defauts dans les circuits integres complexes dont le dessin des masques est inconnu. Les avancees proposees repondent a un besoin rencontre pour l'analyse de defaillance des circuits commerciaux et programmables. Une revue de l'etat de l'art des techniques de localisation par contraste de potentiel a mis en evidence l'absence de techniques ou methodes pour repondre efficacement et dans des delais brefs a ce defi de localisation. Le logiciel image fault analysis (ifa) implante sur les testeurs par faisceau d'electrons ids 5000 offre les bases d'une methode de localisation par comparaison d'images entre un circuit defaillant et un circuit de reference. En s'appuyant sur ifa, nous avons evalue de facon pratique et theorique la duree de localisation et les parametres mis en jeux, tels que la surface du circuit, le nombre de vecteurs et le temps de changement de circuits. Basees sur cette etude, nous avons developpe deux approches : ifa dichotomie qui ramene la duree de localisation de plusieurs mois avec ifa automatique (methode de base sur l'ids) a moins d'une semaine (28 h machine) pour un circuit programmable fpga d'une taille de 1 cm#2 et ifa backtracing qui reduit cette duree a moins de huit heures pour le meme circuit dans le cas d'un fonctionnement marginal (le meme circuit peut etre mis dans une configuration defaillante ou fonctionnelle). Pour aller plus loin et reduire encore la duree de la localisation, des informations supplementaires ont alors ete injectees permettant le developpement d'approches novatrices telles que : - la localisation assistee par le test i#d#d#q, - la localisation assistee par la simulation electrique pour le test interne, - la localisation assistee par la generation d'un pseudo-layout. Cette derniere approche, dans le cas d'un circuit a1280 permet, grace a la technique de la selection de signaux (que nous avons implantee sur l'ids), de s'affranchir de la contrainte du mode image pour acceder aux outils de navigation, simulation et mesure comme pour un asic pour lequel le dessin des masques est accessible.

  • Titre traduit

    Defect localization in complex integrated circuits when the layout is not available


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 264 p

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université de Bordeaux. Direction de la Documentation. Bibliothèque Sciences et Techniques.
  • Disponible pour le PEB
  • Cote : FTA 1905
  • Bibliothèque : Université de Bordeaux. Direction de la Documentation. Bibliothèque Sciences et Techniques.
  • Non disponible pour le PEB
  • Cote : FTRA 1905
  • Bibliothèque : Université de Bordeaux. Direction de la Documentation. Bibliothèque Sciences et Techniques.
  • Disponible pour le PEB

Cette version existe également sous forme de microfiche :

  • Bibliothèque : Université Grenoble Alpes (Saint-Martin d'Hères, Isère). Bibliothèque et Appui à la Science Ouverte. Bibliothèque universitaire Joseph-Fourier.
  • Accessible pour le PEB
  • Cote : MF-1998-DES
  • Bibliothèque : Université Paris-Est Créteil Val de Marne. Service commun de la documentation. Section multidisciplinaire.
  • PEB soumis à condition
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.