Techniques matérielles d'accélération des accès mémoire dans les processeurs superscalaires

Hardware techniques to speedup memory accesses in superscalar processors

• Auteur / Autrice : Hai Pham Tuong
• Direction : Daniel Litaize
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance en 1997
• Etablissement(s) : Toulouse 3

Mots clés

Mots clés contrôlés

Programmation parallèle (informatique)

Ordinateurs -- Mémoires à accès sélectif

Fichiers (informatique) -- Organisation

Résumé

Les processeurs recents exploitent un parallelisme entre instructions. Le principe de l'execution non ordonnee permet de reduire l'impact des dependances qui limitent le parallelisme disponible. Toutefois, il n'est pas aisement applique aux instructions d'acces memoire. Or, il est souhaitable que les lectures soient executees le plus rapidement possible, c'est a dire le plus tot possible et avec un temps de latence minimal. Pour traiter les lectures le plus tot possible, le reordonnancement dynamique des instructions peut etre etendu aux operations memoire. Diverses solutions ont ete proposees dans la litterature, et les plus agressives autorisent un reordonnancement speculatif quand l'adresse de certains acces memoire n'est pas encore calculee. Nous evaluons leurs performances cumulees. Parmi les techniques de reduction du temps de latence des acces memoire, le prechargement consiste a anticiper les references futures du processeur pour amener les donnees correspondantes dans le cache. Nous etudions ici l'impact de ce type de dispositif sur les processeurs recents. L'idee de base de nombreux mecanismes de prechargement est que les acces memoire se font souvent a des adresses regulierement espacees. L'algorithme de prediction qui en decoule peut etre repris au sein du processeur pour non plus precharger les donnees necessaires dans le cache, mais predire l'adresse cible des lectures. Nous analysons les interactions entre la prediction d'adresse et le reordonnancement des operations memoire. Enfin, les performances peuvent encore etre ameliorees si on autorise l'execution des instructions qui dependent d'une lecture speculative avant que celle-ci soit resolue. Ceci necessite un dispositif de recuperation d'erreur plus complexe. Nous etudions diverses strategies de recuperation et proposons une solution performante et peu couteuse.