Methodologie de conception architecturale des memoires pour circuits dedies au traitement du signal temps reel

par Daniel Chillet

Thèse de doctorat en Électronique

Sous la direction de Éric Martin.

Soutenue en 1997

à Rennes 1 .

    mots clés mots clés


  • Résumé

    L'augmentation de complexite des algorithmes de traitement du signal et de l'image, sous contrainte de temps d'execution, et la prise en compte de nouvelles contraintes (surface, vitesse, consommation, etc) rend l'exploration de l'espace de conception irrealisable de maniere manuelle. Le developpement de plates formes de conception est alors devenu une necessite afin d'offrir au concepteur des outils d'estimation et de synthese semi-automatique permettant de concevoir les differentes parties d'une application. Dans la derniere decennie, les methodes d'ordonnancement et d'assignation des ressources (operateurs, registres, etc. ) ont donne naissance a de nombreux outils de synthese de haut niveau pour la conception des parties operative et de controle. Toutefois, si ces outils permettent de concevoir de maniere plus ou moins automatique de ces deux unites, il n'en est pas de meme pour l'unite de memorisation qui doit, la plupart du temps, etre concue explicitement. L'evolution des applications, notamment dans le domaine du traitement du signal, s'applique non seulement a la partie operative du systeme, mais aussi et surtout a la memorisation ; cette derniere pouvant rapidement devenir le point critique de la mise en uvre. L'objectif de cette these est de proposer une methodologie de synthese des unites de memorisation pour des algorithmes de traitement du signal temps reel. Cette methodologie devra s'inscrire dans un flot de conception traitant dans un premier temps les unites de calcul et de controle, et parallelement les unites de memorisation et de communication. L'ensemble forme une plate forme de developpement reunissant des outils de synthese et/ou d'analyse permettant de concevoir des systemes complexes. La methodologie de conception des unites de memorisation developpee durant cette these est articulee en quatre phases : - l'analyse de la description comportementale de la memoire : cette phase permet de transformer la description comportementale afin que celle-ci soit coherente vis a vis de l'unite de traitement ; - la selection d'un ensemble de composants repondant au mieux aux besoins exprimes dans l'algorithme : cette phase s'appuie sur une evaluation du cout d'un ensemble de memoires candidates, ces memoires pouvant etre soit internes soit externes a l'asic ; - la distribution des donnees dans les differents bancs memoire : cette phase est assimilable au probleme de coloration de graphe avec un nombre minimum de couleurs ; - le placement des donnees dans chaque banc et la generation des adresses : l'objectif de cette derniere phase est d'attribuer un numero de point memoire a chaque donnee tout en minimisant la complexite des generateurs d'adresses. Nous illustrerons les methodes mises en uvre dans l'outil developpe et nous presenterons les resultats de syntheses pour des applications reelles dans le domaine du traitement du signal.

  • Titre traduit

    Architectural design methodology of memories for circuits dedicated to real time signal processing


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 225 P.
  • Annexes : 99 REF.

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université de Rennes I. Service commun de la documentation. Section sciences et philosophie.
  • Disponible pour le PEB
  • Cote : TA RENNES 1997/21
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.