Developpement d'un circuit integre vlsi assurant mesure de temps et lecture selective dans l'electronique frontale du compteur dirc de l'experience babar a slac

par BO ZHANG

Thèse de doctorat en Physique

Sous la direction de JACQUES CHAUVEAU.

Soutenue en 1997

à Paris 6 .

    mots clés mots clés


  • Résumé

    Ce travail decrit la conception, le developpement et les tests d'un circuit integre vlsi assurant mesure de temps et lecture selective pour 16 voies. Le convertisseur temps numerique (tdc) mesure le temps par pas de 0,5 ps sur une gamme de 32 s, lorsqu'il est cadence a 64 mhz. La lecture selective trie, pendant une fenetre reglable entre 0,5 et 2 s, les donnees compatibles avec un signal de declenchement pouvant arriver apres une duree programmable entre 1 et 15 s. Le circuit a ete developpe pour une experience de physique des particules, intitulee babar, qui aura lieu a slac (stanford linear accelerator center). Apres une description des enjeux physiques de l'experience et de l'architecture de l'electronique ou vient s'inserer le circuit, le memoire presente le schema conceptuel du circuit, puis les differents prototypes realises pour aboutir au circuit definitif et, enfin, les tests effectues pour verifier sa conformite au cahier des charges.


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 198 P.
  • Annexes : 49 REF.

Où se trouve cette thèse ?

  • Bibliothèque : Centre Technique du Livre de l'Enseignement supérieur (Marne-la-Vallée, Seine-et-Marne).
  • Disponible pour le PEB
  • Cote : PMC RT P6 1999
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.