Thèse de doctorat en Recherche opérationnelle
Sous la direction de Gabrièle Saucier.
Soutenue en 1997
à Grenoble INPG .
Cette these s'interesse au probleme du prototypage de circuits dedies sur des technologies programmables. Un des problemes a resoudre est le partitionnement d'un circuit sur plusieurs boitiers programmables dont la caracteristique est le rapport capacite logique/nb plot d'entree/sortie tres eleve. Ceci rend le probleme du partitionnement tres particulier surtout si on considere qu'il faut egalement respecter d'autres limites de ressources dans le boitier. En fait, deux autres axes ont guide ce travail. La premiere est la necessite de prendre en compte la fonctionnalite du circuit traduite par sa hierarchie. Une methode originale de partitionnement guide par la hierarchie a donc ete proposee. Le second axe a ete la necessite de melanger des techniques de partitionnement manuel et automatique. Ce travail etant destine a des utilisateurs reels et faisant l'objet de transfert technologique, il est important que les possibilites d'intervention manuelle soient introduites. Toutes ces idees ont contribue a developper un outil extremement complexe ainsi qu'a de nombreux publications internationales.
Circuit partitioning on fpgas
Pas de résumé disponible.