Architectures de circuits vlsi pour diffusion de television numerique

par CHRISTOPHE DEL TOSO

Thèse de doctorat en Sciences appliquées

Sous la direction de Pierre Chenevier.

Soutenue en 1997

à l'INP GRENOBLE .

    mots clés mots clés


  • Résumé

    Cette these contribue a l'etude de l'adequation entre les algorithmes de codage canal utilises en television numerique et les architectures de circuits integres vlsi correspondantes. La premiere partie (chapitres i a iii) presente un systeme de television numerique terrestre repondant a la norme europeenne dvb-t. Le systeme decrit repose sur l'utilisation d'une modulation multiporteuse appelee cofdm (coded orthogonal frequency division multiplex ; une technique deja eprouvee dans les recepteurs audio-numeriques dab. Apres un bref rappel des bases theoriques sur les communications numeriques et des specifications de la norme dvb-t (chapitres i & ii), le chapitre iii presente un exemple de recepteur integre repondant a cette norme. La decoupe architecturale de ce recepteur resulte en grande partie des travaux menes au sein des projets europeens dttb et dvbird. Plus specifiquement, le chapitre iii apporte une contribution sur la specification et la realisation materielle des architectures mises en jeu dans le circuit de demodulation ofdm (circuit c1). Il apporte egalement une solution pour la realisation d'un diviseur complexe intervenant dans le circuit d'estimation et de correction de canal (circuit c2). Enfin, il fournit les premiers resultats de complexite du recepteur complet et donne quelques perspectives pour l'integration d'un recepteur mono-circuit dans des technologies avancees (0. 35 m et 0. 25 m). Dans une seconde partie (chapitres iv a vii), cette these propose une nouvelle approche pour la conception de circuits vlsi basee sur un concept de generateur. Apres une presentation des principaux codes correcteurs d'erreurs utilises en television numerique et un rappel sur les principes de l'algorithme de viterbi (chapitre iv), les chapitres v a vii presentent en detail un exemple de generateur pour decodeurs de viterbi. Des resultats de conception d'un circuit decodeur de viterbi obtenu a partir du generateur sont presentes au chapitre vii. L'ebauche d'un generateur identique pour decodeurs de reed-solomon est egalement presentee au chapitre iv. La methodologie proposee dans cette these est applicable a d'autres fonctions et est particulierement adaptee a des domaines evoluant rapidement comme celui des telecommunications.


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 214 P.
  • Annexes : 155 REF.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.