Conception des circuits intégrés pour la basse consommation : méthodes comparees

par Gabor Kelemen

Thèse de doctorat en Sciences appliquées

Sous la direction de Nicolas Demassieux.

Soutenue en 1997

à Paris, ENST .

    mots clés mots clés


  • Résumé

    Cette thèse s'inscrit dans l'axe de recherche circuit intégré très basse consommation. L'objectif de cette thèse est de définir une stratégie de réduction de la tension d'alimentation, ainsi qu'une famille logique (traitement multivalue) permettant de réduire le plus possible la consommation des circuits numériques de type traitement de signal. Ce sujet de thèse se place dans l'hypothèse ou l'on pourrait simplement substituer des portes logiques qui consommeraient moins (via la réduction de la tension d'alimentation et le changement de la logique) aux portes logiques actuellement utilisées. Dans un premier temps, nous étudierons les limites en performance, théoriques et pratiques, de la logique cmos en termes de puissances dissipée, les évolutions de ces performances limites compte tenu de l'évolution prévisible de la technologie elle-même (réduction des géométries et de la tension d'alimentation). Ensuite, nous situerons la logique cmos par rapport aux autres logiques (logique dynamique, a precharge, domino, logique multivaluee) dans l'espace consommation/vitesse, ce qui nous permettra de choisir la meilleure famille logique pour le traitement et la transmission des donnees pour les circuits de traitement du signal. La logique multivaluee, bien que tombée en désuétude, permet d'augmenter la puissance de traitements pour un nombre de transistors donne. Il est possible que la réduction des capacités parasites par bit d'information traite permette de réduire la consommation d'un circuit donne. Nous évaluerons donc l'intérêt de telles logiques, revue sous l'angle de la réduction de la consommation. Enfin, nous avons exploite les avantages de la réduction de la tension d'alimentation dans un circuit en vue de la basse consommation. Nous avons regardé dans quelle mesure on pouvait rendre indépendante les tensions d'alimentation internes des tensions externes normalisées et comment générer ces tensions d'alimentation internes. Nous avons étudié la consommation des générateurs de tension internes et des translateurs de niveaux qui assurent la communication entre les parties du circuit alimentées différemment. Le développement d'un circuit de validation a permis d'évaluer les gains obtenus.

  • Titre traduit

    Conception of integrated circuits for low power digital design : compared methods


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (214 p.)
  • Annexes : 83 REF.

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Télécom Paris. Centre de ressources documentaires numériques (CRDN).
  • Non disponible pour le PEB
  • Cote : ARCH. 5.22 KELE

Cette version existe également sous forme de microfiche :

  • Bibliothèque : Université Grenoble Alpes (Saint-Martin d'Hères, Isère). Bibliothèque et Appui à la Science Ouverte. Bibliothèque universitaire Joseph-Fourier.
  • Non disponible pour le PEB
  • Cote : MF-1997-KEL
  • Bibliothèque : Université Paris-Est Créteil Val de Marne. Service commun de la documentation. Section multidisciplinaire.
  • PEB soumis à condition
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.