Circuits multivalues en mode courant et operateurs arithmetiques

par KEIVAN NAVI

Thèse de doctorat en Sciences appliquées

Sous la direction de D. ETIEMBLE.

Soutenue en 1995

à Paris 11 .

    mots clés mots clés


  • Résumé

    Cette these reexamine les possibilites des circuits multivalues en courant pour la realisation de multiplieurs rapides. Nous comparons les versions tension et courant de l'additionneur 1 bit. Nous examinons l'utilisation d'un plus grand nombre de niveaux de courant, avec differentes representations redondantes et des bases plus elevees. Nous examinons les algorithmes mode courant pour l'addition de deux nombres en representation bsc (borrow save carry) en limitant le nombre de niveaux de courant. L'additionneur 2 entrees bsc s'implante avec des demi-additionneurs (mode courant) et celui a trois entrees avec en plus des additionneurs en mode courant. L'extension au cas n-value est presente. La simulation des circuits avec les technologies cmos et ecl montre des performances insuffisantes pour utiliser directement les circuits multivalues en mode courant. Nous avons traduit les algorithmes de l'addition 2 bits en representation bsc, du mode courant au mode tension. Selon le decoupage effectue, le circuit additionneur 2 entrees bsc se traduit soit en un compresseur 4-2 (qui utilise uniquement des variables binaires), soit en un additionneur 1 bit de type avizienis (avec les chiffres 0, 1 et 2). Ce resultat montre que les compresseurs 4-2 et les additionneurs de type avizienis correspondent fondamentalement au meme mecanisme d'addition avec redondance. Le schema de compresseur 4-2 presente a des chemins critiques meilleurs que la plupart des schemas de compresseurs 4-2 de la litterature, certainement parce que l'implantation en mode courant equilibre naturellement les differents chemins, et que cette propriete est conservee par la transformation. Notre examen approfondi d'un certain nombre d'algorithmes utilisant des notations redondantes, et le detour par le multivalue, nous ont conduit a un certain nombre de resultats interessants pour la realisation d'arbres de reduction de multiplieurs, qui sont utilisables avec les technologies cmos standard en mode tension


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 165 P.
  • Annexes : 49 REF.

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Sud (Orsay, Essonne). Service Commun de la Documentation. Section Sciences.
  • Accessible pour le PEB
  • Bibliothèque : Centre Technique du Livre de l'Enseignement supérieur (Marne-la-Vallée, Seine-et-Marne).
  • Disponible pour le PEB
  • Cote : TH2014-012487
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.