Synthese et evaluation des performances d'architectures pour le traitement du signal

par KOLA DJIGANDE

Thèse de doctorat en Sciences appliquées

Sous la direction de P. BAKOWSKI.

Soutenue en 1995

à Nantes .

    mots clés mots clés


  • Résumé

    Le travail presente propose la comparaison de deux solutions d'implementation materielle des algorithmes de traitement du signal a partir des memes donnees et dans le meme environnement. La solution retenue pour chaque algorithme est fonction du choix de l'utilisateur guide par des criteres de performances et de cout. La methode utilisee consiste: ? pour la premiere solution, a faire executer l'algorithme par un processeur de traitement du signal synthetise, ? pour la seconde solution, a elaborer un composant de type asic (circuit integre specifique) realisant la fonction definie par l'algorithme et synthetise dans les memes conditions que le processeur. L'implementation de la premiere solution qualifiee de logicielle/materielle a necessite dans un premier temps, la modelisation du processeur tms320c10. Trois modeles differents ecrits en langage de description du materiel vhdl sont elabores et valides. Cette etude nous permet de degager une methode de modelisation vhdl de processeurs de traitement du signal. Dans un second temps, l'outil compass est utilise pour synthetiser le dernier modele moyennant une revision de la description vhdl comme l'impose le synthetiseur. Associe au processeur, un composant de type memoire programme est modelise puis synthetise. Un generateur de code machine est developpe afin de traduire une description assembleur et de charger la memoire programme. L'implementation de la seconde solution qualifiee de purement materielle a necessite le developpement d'un outil de synthese haut niveau. Cet outil saisit en entree le programme assembleur ayant servi a la specification de l'algorithme et un ensemble de contraintes sur la nature et le nombre des ressources (unites fonctionnelles) fourni par l'utilisateur. A la suite des operations de codage intermediaire, de construction d'un graphe de flot de controle et de donnees optimise, d'allocation et d'ordonnancement, l'outil genere une description vhdl au niveau transfert de registres. Cette representation de sortie est ensuite synthetisee moyennant l'usage de l'outil precedemment evoque. Afin d'attenuer le probleme de portabilite au niveau de la description d'entree, une ouverture sur l'outil de cao spw (signal processing workstation), largement utilise pour le traitement du signal a ete effectuee. Ainsi, notre outil permet une specification d'un algorithme sous forme de schema saisi a l'aide de spw ou sous forme d'un programme assembleur du tms320c30 que l'outil spw peut aussi generer


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 219 P.
  • Annexes : 103 REF.

Où se trouve cette thèse ?

  • Bibliothèque : Ecole centrale de Nantes. Médiathèque.
  • Disponible pour le PEB
  • Cote : TH 1568 BIS
  • Bibliothèque : Université de Nantes. Service commun de la documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : 95 NANT 2106
  • Bibliothèque : Université de Nantes. Service commun de la documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : 95 NANT 2106
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.