Conception d'un circuit intégré d'adresses virtuelles, adresses physiques en Arseniure de Gallium

par Jean Jacques Marcel

Thèse de doctorat en Electronique

Sous la direction de Jean-Pierre Chante.


  • Résumé

    Cette thèse a pour objectif principal la réalisation d'un circuit intégré. Son principal attrait est une conjoncture de plusieurs éléments innovateurs : -projet de réalisation d'un supercalculateur, - équipe de développement étoffée, - circuit haute vitesse faisant appel à une technologie rapide, - outils de développement récents et méthodologie appropriée. Le circuit étant un circuit d'interface mémoire, on s'intéressera aux notions de mémoire cache et mémoire virtuelle. La technologie Arséniure de Gallium sera abordée en vue de valider son choix pour ce type d'application. Le type de réseau prédiffusé, représentant la plus grande complexité d'intégration dans cette technologie utilisée sera décrit. La conception d'un circuit intégré passe par un certain nombre de phases de développement obligatoires. On abordera donc les principes de développement de façon générale pour décrire ensuite la méthodologie choisie. La conception permettra d'aborder les spécifications du circuit avec ses objectifs fonctionnels primordiaux. Le dernier chapitre présentera les résultats de conception et de test du circuit intégré réalisé.

  • Titre traduit

    = conception of a virtual to physical memory translation gallium arsenide integrated circuit


  • Résumé

    [The main objective of this thesis is the conception and realization of a specific integrated circuit. Its main motivation is the association of many up-to-date points : - situation within a huge project of a competitive super-calculator fabrication - development within a large and skill team - high speed circuit using a very specialized technology - recent software tools and associated methodology. Being a memory interface between the processors and the memory, the concepts of cache and virtual memory will be described. Gallium Arsenide will be investigated in order to show its necessity in the high speed application involved. The gate array will be described as it is the most complex used for this kind of technology and as it is the first fabricated at a commercial point of view. Conception is done via many interrelated phases so the methodology will be studied at a global manner first and then for our specific development. Specification then will be detailed in order to master the main needed functionalities. Test results and synthesis will be exposed at the end. ]

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (214p.)
  • Notes : Publication autorisée par le ury
  • Annexes : Bibliogr. p

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
  • Cote : C.83(1876)

Cette version existe également sous forme de microfiche :

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire Joseph-Fourier.
  • Non disponible pour le PEB
  • Cote : MF-1995-MAR
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.