Optimisation des performances ESD de circuits intègres CMOS submicroniques

par Théodoros Nikolaidis

Thèse de doctorat en Sciences appliquées

Sous la direction de Georges Pananakakis.

Soutenue en 1995

à l'INP GRENOBLE .

    mots clés mots clés


  • Résumé

    Apres avoir presente les notions de base au sujet des decharges electrostatiques (esd) (origine des decharges electrostatiques, modeles de decharge, effet de snap-back et effet de deuxieme claquage, modelisation des effets esd, caracterisation et methodes d'analyse de defaillance ainsi que modes de defaillance), les structures de protection de base des deux procedes cmos de cinq cent et trois cent cinquante nanometres (diodes zener-ldd et transistors npn lateraux et nmos avec/sans ldd) ont ete analysees et optimisees a l'egard des contraintes esd. Ensuite, la performance esd de circuits integres avec des differentes configurations des etages d'entree/sortie utilisant ces structures de protection a ete egalement analysee et optimisee


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (123 p.)
  • Annexes : 107 REF.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Accessible pour le PEB
  • Bibliothèque : Phelma. Bibliothèque.
  • Disponible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.