Optimisation et analyse de perfomances en synthese RTL orientee par le controle

par Chahram Safinia

Thèse de doctorat en Microélectronique

Sous la direction de Guy Mazaré et de Régis Leveugle.

Soutenue en 1995

à Grenoble INPG .

    mots clés mots clés


  • Résumé

    Cette thèse se situe dans le domaine de la synthèse RTL, qui consiste en la conversion d'une description comportementale en termes de transferts de registres en une description structurelle. La description initiale se fait à partir du langage VHDL. En synthèse orientée par le contrôle, les spécifications distinctes d'un contrôleur (partie contrôle ou PC) chargée du séquencement des opérations, et d'un chemin de données (partie opérative ou PO) chargé du traitement des données sont extraites. Les problèmes à résoudre peuvent alors être répartis en trois catégories: la synthèse optimisée de la PC, l'implantation optimisée de la PO, et la détermination d'un schéma de synchronisation optimal entre ces deux blocs. Cette thèse se consacre à l'étude des deux derniers problèmes. Les implantations du chemin de données sur cellules standard et sur cellules dédiées sont étudiées. Des estimateurs d'efficacité d'implantation sur chaque cible sont recherchés. Ils sont obtenus par une caractérisation du chemin de données, d'après sa structure, sa composition, et la taille des données. Leurs valeurs, dont le calcul peut être automatisé, sont considérées en fonction du compromis surface/vitesse souhaité par le concepteur, et permettent de prédire la cible d'implantation menant au chemin de données optimal. La sélection du schéma d'horloge optimal, permettant le gain de vitesse maximum, est fonction des caractéristiques temporelles du circuit. Ces dernières sont généralement estimées à partir de la spécification structurelle. Or, dans une telle estimation, certains faux chemins sont inévitablement pris en compte, par manque de connaissances relatives à la fonctionnalité du circuit. Dans un premier temps, l'existence de ces faux chemins est mis en évidence, en particulier dans les chemins de données. Ensuite, ils sont définis formellement et des algorithmes de détection de ces faux chemins sont élaborés. Ils sont essentiellement basés sur l'exploitation des informations contenues dans la spécification initiale au niveau comportemental. La mise au point de schémas de synchronisation entre la PC et la PO, permettant une augmentation de la vitesse du circuit, est l'objet de la dernière partie. Les schémas proposés sont recouvrants, et permettent le fonctionnement simultané de différents blocs du circuit, contrairement au schéma classique où les différents blocs sont actifs successivement. Les cas les plus généraux sont traités, chacun correspondant à une situation où l'un des blocs du circuit est critique. L'application d'un schéma recouvrant nécessite toutefois la satisfaction de contraintes qui sont clairement définies, mais qui ne peuvent pas toujours être tolérées. Lorsqu'un schéma recouvrant peut être appliqué, les méthodes préconisées pour l'estimation des caractéristiques temporelles permettent de déterminer automatiquement le schéma optimal parmi ceux proposés

  • Titre traduit

    Optimizations and performance analysis in RTL control flow synthesis


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (185 p.)
  • Annexes : 140 REF.

Où se trouve cette thèse ?

  • Bibliothèque : Moyens Informatiques et Multimédia. Information.
  • Disponible pour le PEB
  • Cote : IMAG-1995-SAF
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Accessible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.