Optimisations et analyse de performances en synthese rtl orientee par le controle

par CHAHRAM SAFINIA

Thèse de doctorat en Sciences appliquées

Sous la direction de G. SAUCIER.

Soutenue en 1995

à l'INP GRENOBLE .

    mots clés mots clés


  • Résumé

    Cette these se situe dans le domaine de la synthese rtl, qui consiste en la conversion d'une description comportementale en termes de transferts de registres en une description structurelle. La description initiale se fait a partir du langage vhdl. En synthese orientee par le controle, les specifications distinctes d'un controleur (partie controle ou pc) chargee du sequencement des operations, et d'un chemin de donnees (partie operative ou po) charge du traitement des donnees sont extraites. Les problemes a resoudre peuvent alors etre repartis en trois categories: la synthese optimisee de la pc, l'implantation optimisee de la po, et la determination d'un schema de synchronisation optimal entre ces deux blocs. Cette these se consacre a l'etude des deux derniers problemes. Les implantations du chemin de donnees sur cellules standard et sur cellules dediees sont etudiees. Des estimateurs d'efficacite d'implantation sur chaque cible sont recherches. Ils sont obtenus par une caracterisation du chemin de donnees, d'apres sa structure, sa composition, et la taille des donnees. Leurs valeurs, dont le calcul peut etre automatise, sont considerees en fonction du compromis surface/vitesse souhaite par le concepteur, et permettent de predire la cible d'implantation menant au chemin de donnees optimal. La selection du schema d'horloge optimal, permettant le gain de vitesse maximum, est fonction des caracteristiques temporelles du circuit. Ces dernieres sont generalement estimees a partir de la specification structurelle. Or, dans une telle estimation, certains faux chemins sont inevitablement pris en compte, par manque de connaissances relatives a la fonctionnalite du circuit. Dans un premier temps, l'existence de ces faux chemins est mis en evidence, en particulier dans les chemins de donnees. Ensuite, ils sont definis formellement et des algorithmes de detection de ces faux chemins sont elabores. Ils sont essentiellement bases sur l'exploitation des informations contenues dans la specification initiale au niveau comportemental. La mise au point de schemas de synchronisation entre la pc et la po, permettant une augmentation de la vitesse du circuit, est l'objet de la derniere partie. Les schemas proposes sont recouvrants, et permettent le fonctionnement simultane de differents blocs du circuit, contrairement au schema classique ou les differents blocs sont actifs successivement. Les cas les plus generaux sont traites, chacun correspondant a une situation ou l'un des blocs du circuit est critique. L'application d'un schema recouvrant necessite toutefois la satisfaction de contraintes qui sont clairement definies, mais qui ne peuvent pas toujours etre tolerees. Lorsqu'un schema recouvrant peut etre applique, les methodes preconisees pour l'estimation des caracteristiques temporelles permettent de determiner automatiquement le schema optimal parmi ceux proposes


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 185 P.
  • Annexes : 140 REF.

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Accessible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.