Traitement bas niveau d'images en temps reel et circuits reconfigurables

par MARCELO ALVES DE BARROS

Thèse de doctorat en Sciences appliquées

Sous la direction de D. ETIEMBLE.

Soutenue en 1994

à Paris 11 .

    mots clés mots clés


  • Résumé

    Ce travail decrit une approche de haut niveau pour la conception et l'implantation materielle d'operateurs dedies au traitement bas niveau d'images (tbni) en temps reel. Nous exploitons les caracteristiques de flexibilite des circuits reconfigurables du type fpga sram, pour creer des systemes dedies materiels ainsi que des systemes mixtes, logiciels et materiels, dotes d'un degre d'ergonomie qui permet a un utilisateur de tbni de manipuler aisement des variables architecturales et technologiques. L'approche est fondee sur la definition d'un systeme materiel de tbni multiforme, capable de s'adapter a une architecture potentielle deduite de la description, par l'utilisateur de tbni, du parallelisme potentiel de son algorithme. Nous developpons un formalisme de description, base sur une modelisation de l'application aux niveaux algorithmique, architectural et technologique. Cette modelisation est associee a un graphe etiquete dont les nuds sont des operateurs specifiques precaracterises aux trois niveaux. Un langage graphique associe est deduit, permettant la representation d'un systeme dedie de tbni a partir d'un ensemble reduit de primitives de base, tout en autorisant une explicitation du parallelisme spatial et temporel. L'implantation materielle est basee sur un modele de calcul a flots de donnees synchrone et un modele architectural pipeline. L'exploitation des avantages de la technologie et la compensation de ses limitations sont guidees par des adequations algorithme-architecture et par une personnalisation du processus de placement et routage des circuits. Une methode d'evaluation du cout en surface et de la performance temporelle est definie pour permettre une analyse de faisabilite et guider une implantation selon une approche multi-fpga. Une architecture d'environnement materiel de base, adaptee aux proprietes du tbni et aux caracteristiques des circuits fpga xilinx est proposee. Une plate-forme constituee d'un ensemble d'outils logiciels et bibliotheques, ainsi que des versions reduites de l'environnement materiel de base ont ete developpes. Atteignant deja une partie du degre d'ergonomie que permet l'approche d'implantation proposee, elle permet deja de tester de nombreuses applications. Elle a permis de valider notre approche et de tester les applications realisees, et constitue un outil d'aide a l'enseignement de tbni, d'architectures et d'implantation materielle sur des fpgas xilinx


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 207 P.
  • Annexes : 101 REF.

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Sud (Orsay, Essonne). Service Commun de la Documentation. Section Sciences.
  • Accessible pour le PEB
  • Bibliothèque : Centre Technique du Livre de l'Enseignement supérieur (Marne-la-Vallée, Seine-et-Marne).
  • Disponible pour le PEB
  • Cote : TH2014-011910
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.