Etude fondamentale et prospective des protections des circuits intégrés aux décharges électrostatiques

= Fundarnental and prospective study of integrated circuits protections to electrostatic discharges.

• Auteur / Autrice : Christel Buj
• Direction : Jean-Pierre Chante
• Type : Thèse de doctorat
• Discipline(s) : Electronique
• Date : Soutenance en 1994
• Etablissement(s) : Lyon, INSA
• Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
• Partenaire(s) de recherche : Laboratoire : CEGELY - Centre de génie électrique de Lyon (Rhône1992-2007)

Mots clés

Mots clés contrôlés

Amorçage (électricité)

Équation de la chaleur

Décharges électriques

Résumé

Ce mémoire traite de l'analyse du phénomène de décharge électrostatique (ESD) dans les technologies CMOS. Les décharges électrostatiques sont des phénomènes très rapides pouvant conduire à des niveaux de courant importants. Les défaillances dues aux ESD sont souvent causées par de brutales augmentations locales de température dues à un échauffement lors de l'impulsion. Le comportement physique de ce procédé d'emballement thermique, appelé second claquage, a été analysé en étudiant le couplage des effets électriques et thermiques. Cette étude débute sur une analyse de la modélisation des effets électrothermiques. La base physique utilisée pour ce modèle tient compte de simplifications émises dans le cadre de nos applications. La validation de ce modèle passe par l'étude de structures simples, telles que résistances et diodes. L'étude de la diode, consacrée à la validation du modèle électrothermique par l'expérience,, a permis de mettre en évidence l'évolution du claquage thermique. Les différents modes de focalisation ont été représentés et expliqués. Les niveaux de défaillance prédits par la simulation sont en bon accord avec les résultats expérimentaux. Cette validation est suivie d'une étude sur les transistors NMOS, point critique des protections de sortie actuelles. L'analyse de l'impact des briques de base sur la tenue aux ESD a permis de mettre en évidence les différents mécanismes de dégradations des dispositifs NMOS. Enfin, la simulation électrothermique des transistors NMOS nous a permis de comprendre les mécanismes de défaillance et d'analyser la fragilité de certaines architectures de drain.

This thesis presents the analysis of Electro Static Discharge phenomenon in CMOS technologies. The ESD are very fast phenomenon that lead to important current level. The ESD failures are often induced by local increase of the temperature due to heating during stress. The physical behaviour of the thermal runaway, called second breakdown, has been analysed by studying the thermal and electrical effects coupling. This study starts with an analysis of the electrothermal effects modelling. The physical basis used for this model takes into account the simplification expressed in our particular case. This model is validated by simple structures like resistances and diodes. The diode study, used to validate this model by experiments, shows the thermal breakdown evolution. The different current crowding modes have been explained. The failure levels predicted by the simulation agree with experimental result this validation is followed by an NMOSFET's investigation, that is critical point of current buffer protections. Impact of technological process on ESD failure threshold is analysed and allows us to emphasise the different mechanisms of NMOSFET's degradations. Finally, the electrothermal simulation of NMOSFET's allows us to understand failure mechanisms and to analyse the fragility of drain architecture.