Immunité au "Latch-up" d'une technologie de puissance intelligente CMOS/DMOS basée sur un concept de puits flottant et applications

par Manuel Puig Vidal

Thèse de doctorat en Électronique

Sous la direction de Marise Bafleur.

Soutenue en 1993

à Toulouse 3 .


  • Résumé

    Dans le cadre d'une technologie compatible dmos, une solution faible cout basee sur un concept de puits flottant et ayant une bonne immunite au latch-up, est proposee. La diffusion p+ profonde inherente a la structure dmos est utilisee pour realiser un anneau qui entoure le transistor nmos dans le puits p flottant de la structure cmos et recouvre legerement sa diffusion de source. Une technologie cmos compatible dmos a ete mise au point et un vehicule test a ete concu et realise dans la centrale technologique du laas. Les resultats de caracterisation montrent une bonne immunite au latch-up a la fois en statique et en dynamique par rapport a une structure cmos standard. Une etude des caracteristiques des transistors nmos montre l'efficacite de l'anneau p+ profond pour l'evacuation des courants parasites et de ce fait, des performances de transistors convenables. Differentes applications basees sur ce concept de puits flottant ont ete envisagees: sur la base de la technologie cmos 2 et dans le cadre du circuit multi projet francais, un photodetecteur et un detecteur de temperature excessive ont ete concus, realises et caracterises

  • Titre traduit

    Floating well based design methodology aimed to improve latch-up immunity in a cmos/dmos smart power technology


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : XIX-180 f

Où se trouve cette thèse ?

  • Bibliothèque : Université Paul Sabatier. Bibliothèque universitaire de sciences.
  • Disponible pour le PEB
  • Cote : 1993TOU30050
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.