Conception de deux points mémoire statiques CMOS durcis contre l'effet des aléas logiques provoqués par l'environnement radiatif spatial

par Denis Bessot

Thèse de doctorat en Micro-électronique

Sous la direction de Raoul Velazco.

Soutenue en 1993

à Grenoble INPG .


  • Résumé

    Avec l'accroissement des traitements de l'information à bord des véhicules spatiaux et l'utilisation de technologies de plus en plus intégrées, le phénomène d'upset (modification non destructive du contenu d'un point mémoire suite à la collision d'un ion lourd) devient critique. L'objectif de cette thèse est d'étudier la possibilité de durcir face aux upsets un circuit VLSI, tel un processeur, à partir d'une technologie standard. Pour cela, deux points mémoire statiques CMOS (appelés HIT), capables de restituer l'information modifiée par l'impact d'une particule, ont été conçus. Une étude comparative portant sur les cellules HIT, deux cellules mémoire durcies proposées par la NASA et IBM, et le point mémoire statique non durci, a été entreprise. Un premier volet de cette étude, réalisée par simulation Spice, montre que les performances électriques statiques et dynamiques (consommation de puissance statique, temps de propagation et de lecture) sont comparables ou meilleures que celles des cellules mémoire durcies proposées dans la littérature. Un aspect important du durcissement à la conception est la surface silicium additionnelle. L'implantation des cellules à l'aide d'un process HS13 de THOMSON-TCS (épitaxial 1,2 micron) a permis de mettre en évidence que les cellules HIT consomment moins de surface silicium. Le deuxième volet d'étude a concerné la sensibilité aux upsets des cellules : - les charges collectées ont été évaluées à l'aide des simulations Spice, montrant qu'elles sont suffisamment élevées pour tolérer les upsets simples induits par les ions lourds couvrant un large spectre d'énergie, - la sensibilité aux upsets multiples a été évaluée à l'aide d'un modèle Markovien, montrant que les cellules HIT présentent une meilleure tolérance. Pour obtenir ce résultat, l'introduction des chaînes de Markov a conduit à calculer le facteur de défaillance à partir de tous les états critiques susceptibles d'engendrer un aléa logique. Un prototype implémentant cinq bancs de registres constitués de deux solutions proposées dans cette thèse, de deux cellules durcies proposées dans la littérature et de la cellule non durcie, a été conçu et réalisé. Les tests aux ions lourds de ce prototype, à l'aide d'équipements adéquats pour simuler l'environnement radiatif (accélérateurs de particules) permettra de corréler les résultats théoriques avec les données expérimentales

  • Titre traduit

    Design of two seu-hardened CMOS memory cells for radiative space environments


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (249 f.)
  • Annexes : Biblbiogr. 76 ref

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS 93/INPG/0161
  • Bibliothèque : Moyens Informatiques et Multimédia. Information.
  • Disponible pour le PEB
  • Cote : IMAG-1993-BES
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.