Etude des protections contre les décharges électrostatiques sur les technologies MOS

par Francois Tailliet

Thèse de doctorat en Dispositifs de l'électronique intégrée

Sous la direction de Jean-Pierre Chante.

Soutenue en 1991

à Lyon, INSA , en partenariat avec LPCA - Laboratoire de composants de puissance et applications (Lyon, INSA) (laboratoire) .


  • Résumé

    La protection des circuits intégrés contre les décharges électrostatiques est assurée par des composants spéciaux incorporés. Sont décrites les diverses sources d'ESD et les procédures de test destinées à les reproduire. Un catalogue des protections typiques de 1985 montre la faiblesse de l'état de l'Art, comme le confirment les méthodes d'anal se de défauts. La conception de structures ESD était alors empirique et aboutissait à des résultats irréguliers. On présente ici une approche plus scientifique. Est étudié le comportement transitoire de la "onction P-N et du bipolaire latéral N-P-N. Un programme de simulation a été développé spécialement pour modéliser la mise en conduction de la diode. Les résultats en bon accord avec l'expérience, sont extrapolés au N-P-N. La théorie a permis de développer de nouvelles structures de protection et d'améliorer les existantes. Ceci s'applique aux entrées, aux sorties et aux alimentations. Ces composants, adaptés aux spécifications des circuits, n'ont maintenant rien à envier à leurs homologues discrets.

  • Titre traduit

    = A study of the protections against electrostatic discharges on MOS technologies


  • Résumé

    The protection of IC's against ESD hazards is achieved by on-chip dedicated components. The various sources of ESD and the test procedures intended to reproduce them are described. A catalogue of typical 1985 protections reveals a poor state of the art, as confirmed by failure analysis methods. At that time, the design of ESD structures, based on rules of thumb and experience, yielded successions of ups and downs. A more scientific approach is presented. The transient behaviour of both P-N junction and lateral N-P-N b. J. T. Is studied. A specific simulation program was developed to model the diode conduction setup. Results, in good agreement with experiment, are applied to the interpretation of the N-P-N protection operation. Theoretical issues have helped to define new protection structures and improve the existing ones. This applies to inputs, outputs, as well as supplies. These devices,fitted to the circuit operating specifications and to the process, are now as efficient as their discrete counterparts.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (226 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr.

Où se trouve cette thèse ?

  • Bibliothèque : Institut national des sciences appliquées (Villeurbanne, Rhône). Service Commun de la Documentation Doc'INSA.
  • Disponible pour le PEB
  • Cote : C.83(1326)
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.