Étude des mécanismes de communication pour une machine massivement parallèle : mega

par Cécile Germain

Thèse de doctorat en Informatique

Sous la direction de Daniel Etiemble.

Soutenue en 1989

à Paris 11 .


  • Résumé

    Le projet de Machine pour l'Expérimentation des Grandes Architectures (MEGA) de l'équipe Architecture et conception des Circuits Intégrés du LRI comporte à la fois l'étude d'un modèle de représentation des connaissances, les Réseaux de Processus Dynamiques, et d'une architecture matérielle support, la machine MEGA. MEGA est une machine MIMD à passage de messages, destinée à supporter un modèle de communication de type Ether. Son objectif est d'offrir un parallélisme matériel extrêmement massif, qui pourrait aller jusqu'à 1 Million de Processeurs Elémentaires, chacun de ces PE intégrant dans un seul composant VLSI une unité centrale, une mémoire locale et un circuit de gestion des communications. Les mécanismes de communication représentent un des points les plus sensibles d'une telle architecture : ils supportent une très forte contrainte technologique du point de vue de la faisabilité ; mais leurs performances déterminent très largement celles du système tout entier, puisque le parallélisme matériel ne peut être exploité pleinement que si le rapport communication/calcul reste équilibré. L'étude de ces mécanismes de communication comprend trois aspects : le modèle de messagerie en tant qu'interface processeur/réseau, la topologie du réseau d’interconnexion et la stratégie de routage. Dans les trois cas, l'objectif du parallélisme extrêmement massif nous a conduits à proposer des solutions originales vis-à-vis de celles utilisées dans les machines à passage de messages de grain moyen comme les hyper cubes commerciaux. Le modèle de messagerie proposé offre une relation directe entre processus lorsqu'elle est possible, tout supportant la dynamicité des applications. La comparaison de topologies à densité d'interconnexion constante montre que les grilles de petites dimensions offrent de meilleures performances que les hypercubes ; la grille 3D réalise alors un bon compromis performances/faisabilité. Nous avons développé une nouvelle stratégie de routage, le Routage Forcé, qui permet une utilisation efficace des liens du réseau en limitant la contention par dispersion aléatoire des messages sans mobiliser de ressources de surface pour le tamponnement. Nous avons spécifié le circuit de routage et d'interface processeur/réseau. Il gère complètement le transit des messages dans le réseau sans intervention du processeur de calcul et implante le Routage Forcé.

  • Titre traduit

    A study of the communication features for a massively parallel architecture : mega


  • Résumé

    The Machine to Explore Giant Architectures (MEGA) project of the "Architecture et Conception des Circuits Intégrés" team of the LRI includes both the study of a logical model, the Dynamic Processes Networks, and of a hardware architecture, the MEGA machine. MEGA is a MIMD message-passing machine, intended to support an Ether communication model. Its target is very massive parallelism, up to 1 Million Elementary Processors. Each of these processors integrates in a single VLSI chip a processing unit, a local memory and a communication management unit. The communication design is one of the key features of such an architecture. It bears a very high technological constraint from a feasibility point of view, but it's performances determines the whole system ones. Therefore hardware parallelism may be actually useful only if the communication to computation ratio may be balanced. The communication design study includes three points of view : the communication model as an interface between software and hardware communication tools, the network topology and the routing strategy. In the three cases, the extreme parallelism target induced us to propose solutions which are original beside these in use in medium-grain multicomputers such as the commercial hypercubes. The communication model offers a direct interprocess relation when possible and allows however the processes graph dynamicity. The constant wiring density comparison for topologies shows that low dimensional meshes have better performances than hypercubes; the 3D mesh is then a good compromise between performances and feasibility constraints. We developed also a new routing strategy which we called Forced Routing. This strategy provides an efficient channels use. It limits contention by a randomized dispersion of messages and only needs very little buffering area. We achieved a logical specification for a routing and network/processor interface circuit. This circuit manages the messages without interfering with the processing unit activity and implements Forced Routing.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (163 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 153-163

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Université Paris-Saclay. DIBISO. BU Orsay.
  • Disponible pour le PEB
  • Cote : 0g ORSAY(1989)385
  • Bibliothèque : Centre Technique du Livre de l'Enseignement supérieur (Marne-la-Vallée, Seine-et-Marne).
  • Disponible pour le PEB
  • Cote : TH2014-035660

Cette version existe également sous forme de microfiche :

  • Bibliothèque : Université de Lille. Service commun de la documentation. Bibliothèque universitaire de Sciences Humaines et Sociales.
  • Non disponible pour le PEB
  • Cote : 1989PA112385
  • Bibliothèque : Université Paris-Est Créteil Val de Marne. Service commun de la documentation. Section multidisciplinaire.
  • PEB soumis à condition
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.