Étude et conception de processeurs de signaux rapides intégrés sur arséniure de gallium

par Jean Kamdem

Thèse de doctorat en Physique. Électronique

Sous la direction de René Castagné.

Soutenue en 1988

à Paris 11 , en partenariat avec Université de Paris-Sud. Faculté des Sciences d'Orsay (Essonne) (autre partenaire) .


  • Résumé

    La première partie de ce mémoire est consacrée à l'étude du comportement des circuits intégrés logiques GaAs, aux températures cryogéniques. Notre approche a consisté à concevoir des portes logiques de base, adaptées à une structure de MESFET faiblement dopée, que nous avons mise au point compte tenu des modifications des propriétés du GaAs lorsqu'il est refroidi. Un modèle en commutation du MESFET GaAs dépendant de la température (de 77°K à 300°K), a été déduit de l'étude théorique de la structure. Des portes logiques optimisées pour 77. K, ont été conçues puis simulées et réalisées. La mobilité mesurée dans la couche active, varie de 5000 cm2 /V. S à 300°K, à 12000 cm2/V. S à 77°K, tandis que le temps de propagation par porte passe de 77 ps à 3ooK, à 38ps à 77K, pour un facteur de mérite de 1pJ. Les résultats obtenus ont démontré que le facteur de mérite ne dépend pas de la température. Le bon accord théorie-expérience obtenu sur les fonctions de transfert, la consommation par porte et les temps de propagation a permis de valider le modèle du transistor. La seconde partie a porté sur l'étude et la conception à 300°K, de multiplexeurs haut débit intégrés sur GaAs en logique BFL (Buffered FET Logic). On effectue d'abord une analyse théorique du comportement des principales structures BFL, lorsque les périodes d'horloges sont voisines des temps de propagation, et on en déduit les conditions qui limitent leur montée en fréquence. La notion d'impédance d'entrée et de sortie d'une porte logique en régime de haute vitesse est définie, et leur méthode de détermination est proposée. Cette étude est ensuite appliquée à la conception et à la réalisation de multiplexeurs à rang fixe ou programmable sur 2 à 4 entrées (342 à 472 composants par puce). Les débits numériques mesurés varient de 1. 5 à 2 Gbit/s, pour une consommation de 1W par puce. Pour terminer, on compare les performances de la logique cryogénique à celles de la logique destinée à la température ambiante.

  • Titre traduit

    Study and design of high speed gallium arsenide integrated signal processors


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (273 p.)
  • Notes : Publication autorisée par le jury
  • Annexes : Bibliogr. p. 262-268

Où se trouve cette thèse ?

  • Bibliothèque : Université Paris-Sud (Orsay, Essonne). Service Commun de la Documentation. Section Sciences.
  • Disponible pour le PEB
  • Cote : 0g ORSAY(1988)145
  • Bibliothèque : Centre Technique du Livre de l'Enseignement supérieur (Marne-la-Vallée, Seine-et-Marne).
  • Disponible pour le PEB
  • Cote : TH2014-034995
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.