Performances et methodologie d'implantation de circuits integres bipolaires ecl

par MOHAMMED MOHSSINE

Thèse de doctorat en Sciences appliquées

Sous la direction de Gérard Noguez.

Soutenue en 1987

à Paris 6 .


  • Résumé

    Actuellement, il est important de disposer des moyens de comparaison des differentes technologies (bipolaires si et ga as, mos si et mesfet ga as) selon les criteres vlsi (vitesse, puissance, densite d'integration, rendement de fabrication, cout des processus, outils de cao disponible, etc. . . ); nous donnons une modelisation simplifiee des performances dynamiques des portes ecl cml et nous montrons comment les portes complexes peuvent etre ramenees aux portes simples pour l'evaluation des performances. Nous presentons les regles de dessin simplifiees, definies a partir des technologies hbip 3a et hbip 3b de thomson sdc et nous en deduisons une methodologie d'implantation symbolique sur grille pour les circuits non satures ecl cml, une bibliotheque de fonctions a pu etre etablie. Cette strategie permet un dessin rapide des masques, d'une part, et d'autre part, une evaluation de la surface du circuit integre permettant ainsi de comparer l'implantation de fonction suivant differentes versions ecl cml; ceci nous a permis de comparer les differentes versions d'un vehicule de test: les surfaces et les frequences maximales de fonctionnement pour differentes puissances dissipees. Cette comparaison montre l'interet des familles permettant le "series gating" par rapport aux familles ne permettant que le et cable (stl) et nous permet de comprendre l'interet pour les logiques "multilevel differential ecl" qui offre une grande puissance logique par porte complexe. Nous proposons ensuite une solution alternative a l'utilisation de l'empilement d'etages differentiels et nous comparons les performances des versions binaires des additionneurs 3 entrees-2 sorties et 7 entrees- 3 sorties avec des versions multivaluees en courant, l'additionneur 7-3 permet de diminuer le nombre de couches logiques necessaires pour la realisation des arbres de wallace des multiplicateurs combinatoires

  • Titre traduit

    Evaluation of performances and a layout methodology for an advanced si bipolar technology


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 1 vol. (150 P.)
  • Annexes : 22 REF

Où se trouve cette thèse\u00a0?

  • Bibliothèque : Sorbonne Université. Bibliothèque de Sorbonne Université. Bibliothèque Mathématiques-Informatique Recherche.
  • Consultable sur place dans l'établissement demandeur
  • Cote : T Paris 6 1987 533
  • Bibliothèque : Centre Technique du Livre de l'Enseignement supérieur (Marne-la-Vallée, Seine-et-Marne).
  • Disponible pour le PEB
  • Cote : PMC RT P6 1987

Cette version existe également sous forme de microfiche :

  • Bibliothèque : Université de Lille. Service commun de la documentation. Bibliothèque universitaire de Sciences Humaines et Sociales.
  • Non disponible pour le PEB
  • Cote : 1987PA066533
  • Bibliothèque : Université Paris-Est Créteil Val de Marne. Service commun de la documentation. Section multidisciplinaire.
  • PEB soumis à condition
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.