Un algorithme de vérification du schéma électrique extrait d'un circuit intégré

par Yvan Serrat

Thèse de doctorat en Micro-électronique

Sous la direction de JEAN MERMET.

Soutenue en 1987

à Grenoble 1 .

    mots clés mots clés


  • Pas de résumé disponible.


  • Pas de résumé disponible.


  • Résumé

    L'etude presentee concerne la verification du schema electrique d'un circuit integre obtenu par extraction. Cette verification est basee sur la comparaison du schema electrique extrait avec le schema electrique de reference, utilise par le concepteur pour dessiner le circuit. Du point de vue mathematique, une telle comparaison est equivalente a un test d'isomorphisme effectue sur les graphes associes aux deux schemas. L'algorithme employe prend en compte tous les parametres des graphes (connectivite, type de noeuds, type de liaisons. . . ) pour determiner si oui ou non ces graphes sont isomorphes, avec une complexite abordable, ce qui permet son application a des circuits d'assez grande taille

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 3, 148 p

Où se trouve cette thèse ?

  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Disponible pour le PEB
  • Cote : TS 87/GRE1/0007
  • Bibliothèque : Service interétablissements de Documentation (Saint-Martin d'Hères, Isère). Bibliothèque universitaire de Sciences.
  • Accessible pour le PEB
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.