Mise en œuvre d'un processeur de vision : conception de circuits intégrés spécifiques pour l'implantation de l'algorithmie de bas niveau

par Christophe Dubar

Thèse de doctorat en Sciences appliquées

Sous la direction de G. Fontenier.

Soutenue en 1986

à Compiègne .

    mots clés mots clés


  • Résumé

    Notre but était la mise en œuvre d’un système de vision permettant l’implantation de toutes les fonctionnalités de bas-niveau. Dans un premier temps, nous avons étudié l’algorithmie de bas-niveau pour mettre en évidence les fonctionnalités nécessaires. Ensuite nous avons effectué un survol des différentes architectures de processeurs envisageables, afin de déterminer les mieux adaptées à nos objectifs. Le système proposé est composé de deux processeurs. Le premier, à structure pipeline, est dédié à l’implantation des opérations ponctuelles et locales. Le second a une structure de base de type Von Neumann. Il autorise de plus le recouvrement entre les accès aux pixels dans la mémoire d’image et le traitement dans une mémoire locale. Il est utilisé pour effectuer le reste des opérations de bas-niveau, ainsi que celles de niveau intermédiaires. Son implantation en réseau multiprocesseur est envisagée. Cette étude nous a amené à concevoir deux circuits intégrés (SCIP et CHIC) dérivés de sous-ensembles du processeur pipeline. Le premier de ces circuits, SCIP, est une fonction de calcul pouvant être cascadée. Il permet l’implémentation des opérations ponctuelles et locales (convolution MxN et érosion-dilatation). Le temps de traitement dépend du nombre de boitier SCIP utilisés : il varie de une à MxN trames vidéo. Le second boitier, CHIC permet la détermination de l’histogramme, le calcul des extrema globaux et de l’histogramme égalisé, ainsi que son transfert DMA en une trame vidéo. Pour chacun de ces modules, nous détaillons l’architecture interne et le mode de fonctionnement, ainsi que les performances dans des configurations classiques.

  • Titre traduit

    Proposal of a vision : design of two integrated chip for the implementation of low-level algotithms


  • Pas de résumé disponible.

Consulter en bibliothèque

La version de soutenance existe sous forme papier

Informations

  • Détails : 162 P.
  • Annexes : 51 REF

Où se trouve cette thèse ?

  • Bibliothèque : Université de Technologie de Compiègne. Service Commun de la Documentation.
  • Disponible pour le PEB
  • Cote : 1986 DUB 246
Voir dans le Sudoc, catalogue collectif des bibliothèques de l'enseignement supérieur et de la recherche.