Adaptation dynamique de Body Bias  Algorithme de Tabu Search  Algorithmes génétiques  Algorithmes tolérants aux fautes  Analyse  Analyse de performance  Analyses statiques  Antémémoire  Applications dynamiques  Architecture  Architecture de processeur  Architecture des ordinateurs  Architecture logicielle  Architecture matérielle  Architecture multi-processeurs  Architecture multicoeur adaptable  Architectures parallèles  Architectures à base de processeurs  Aspects non fonctionnels  Assemblage  Auto-tuning à la volée  Benchmarking  Cache  Chauffage  Circuits asynchrones  Circuits intégrés -- Simulation par ordinateur  Circuits intégrés  Circuits intégrés à faible consommation  Circuits intégrés à la demande  Classes de trafic  Co-simulation  Code HDL  Coeurs hétérogènes  Cohérence  Cohérence  Communication ultra large bande  Compilateurs  Compilation  Consistance mémoire  Consommation d’énergie  Contrôleur mémoire  Convertisseurs analogique-numérique  DeGoal  Description VHDL RTL  Données -- Transmission  Duty cycling  Dvfs  Débogage  Débogueurs  Décision en ligne  Déterminisme  Echantillonage  Echantillonage aléatoire  Echantillonage représentatif  Efficacité énergétique  Embarqué  Environnement  Environnement spatial  Espace d'addressage enchevetré  Estimation  Estimation de Performance  Estimation de WCET  Estimation de performance  Exploration d'espace de conception  Exploration de données  Exécution dans le désordre  Exécution dans l’ordre  FPGA  FPGA à base de SRAM  Faible consommation  Fd-Soi  Fiabilité  Floorplan 3D  Fouille de données  Fourier, Transformations de  Fpga  Fpu  Fronts de Pareto  GPGPU  Gem5  Generation de code  Gestion de la consommation  Gestion des zones reconfigurables  Gestion et optimisation de la consommation  Gestion mémoire  Gpu  Génération dynamique de code  Généricité  Haut débits  Hav  Hierarchie mémoire  Hiérarchie de mémoire  Hiérarchie mémoire  Hétérogénéité  IEEE 1394  Industrie -- Consommation d'énergie  Ingénierie dirigée par les modèles  Injection de fautes  Interconnexion  Interface logiciel/materiel  Intégration Tridimensionnelle  Intégration tridimensionnelle  Liens séries  Logiciel embarqué  MPSoC  Machine à état fini  Many-Cœur  Matériel  McPAT  Micro-architecture  Micro-noyau  Micro-réseaux  Microprocesseurs multi-coeurs  Microélectronique  Modèle OSI  Modèle de cache d'instruction  Modèles mathématiques  Modélisation / Simulation  Modélisation  Modélisation TLM  Modélisation des données  Mpsoc  Multi-Coeurs  Multi-Cœur et many-Cœur  Multi-Processing mode  Multicoeur  Multimédia  Multimédias  Multiplexage par répartition orthogonale de la fréquence  Multiprocesseur  Multiprocesseurs  Mécanismes de communication  Mémoire partagée répartie  Méthodologie de portage d'applications  Nanotechnologie  Nanoélectronique  Networks-on-chip  Niveau système  Non Uniform Cache Architecture  Noyau multiprocesseurs  Optimisation de la consommation  Ordinateurs  Ordonnancement des tâches  Ordre  PCI  Parallélisation  Parallélisation automatique  Parallélisme  Parallélisme  Performance  Performance logicielle  Performances  Phases  Pilotes de périphérique  Pipeline  Plateformes hétérogènes  Processeur à beaucoup de cœurs  Processeurs  Processeurs multitâches  Profilage  Programe Parallèle  Protocole de bout en bout  Protocoles  Prototypage  Prototypage virtuel  Prédiction de phases  QEMU  Radiations ionisantes  Radio Flexible  Radio flexible  Rayonnements ionisants  Recherche de motifs frequents  Reconfigurable  Reconfiguration dynamique partielle  Redondance  Représentation intermédiaire  Robustesse  Routage  Routage en Réseaux  Routeur de Réseaux sur Puce  Rtos  Référenciation  Réseau sur Puce  Réseau sur puce  Réseaux de capteurs  Réseaux de capteurs sans fil  Réseaux des capteurs  Réseaux logiques programmables par l'utilisateur  Réseaux sur Puce  Réseaux sur puce  Réseaux sur puces  Simulation  Simulation par ordinateur  SystemC  Systèmes embarqués  Systèmes embarqués  Systèmes sur puce  Tolérance aux fautes  Tolérance aux fautes  Traduction binaire dynamique  Vliw  

Frédéric Petrot (mstii) dirige actuellement les 5 thèses suivantes :

Informatique
En préparation depuis le 01-03-2017
Thèse en préparation

Accélération des accès mémoire dans la traduction binaire dynamique

par Antoine Faravelon (Chamarier vittet) sous la direction de Frédéric Pétrot et de Olivier Gruber . - Grenoble Alpes

Informatique
En préparation depuis le 01-10-2015
Thèse en préparation

Soutenance prévue le 22-10-2018


Frédéric Petrot (mstii) a dirigé les 26 thèses suivantes :

Nanoélectronique et nanotechnologie
Soutenue le 13-03-2014
Thèse soutenue


Frédéric Petrot (mstii) a été président de jury des 11 thèses suivantes :

Nanoélectronique et nanotechnologie
Soutenue le 24-10-2014
Thèse soutenue
Conception de dispositifs de l'électronique intégrée
Soutenue le 26-10-2012
Thèse soutenue

Frédéric Petrot (mstii) a été rapporteur des 5 thèses suivantes :

STIC (sciences et technologies de l'information et de la communication) - Cergy
Soutenue le 14-01-2014
Thèse soutenue

Frédéric Petrot (mstii) a été membre de jury des 2 thèses suivantes :