AIS-31  ASIC  Accès multiple par différence de code  Algorithme  Algorithmes  Antifuse  Arbres de Merkle  Architectures hétérogènes  Attaque en faute  Attaque par canaux auxiliaires  Attaques  Attaques en Faute  Attaques en fautes  Attaques par Canaux Auxiliaires  Attaques par faisceau Laser  Attaques par rejeu  Attaques sur les canaux cachés  Authentification  Autotest intégré  CMOS  Canal auxiliaire  Canaux cachés  Capteurs  Carte à puce  Cartes à mémoire  Chevaux de Troie Matériel  Chevaux de Troie matériels  Chevaux de troie matériels  Chiffrement  Circuit intégré prédiffusé programmable  Circuits Intégrés  Circuits intégrés  Circuits intégrés numériques  Circuits intégrés à la demande  Circuits électroniques  Clé de chiffrement  Codage  Codes correcteurs d'erreurs  Commande robuste  Communication ultra large bande  Conception analogique  Conception en vue du test  Conception pour test & sécurité  Confidentialité  Consommation  Consommation d'énergie  Contraintes Temporelles  Contraintes temporelles  Contre-mesures  Contre-mesures électroniques  Contrefaçon  Contrefaçons  Contrôle de flux d’information  Criminalité informatique  Cryptanalyse  Cryptographie  Cryptographie appliquée  Cryptographie asymétrique  Cryptographie sur courbes elliptiques  Cryptologie  Cryptoprocesseur multi-coeur  Cyberdéfense  DPA  Dispositifs de sécurité  Dispositifs logiques  Dispositifs logiques programmables  Dpa/dema  Détection de défaut  Détection de fautes transitoires  EMA  Em  Emulation  Essais  Exploration d'architecture  FPGA  Faisceaux laser  Fonctions non clonables physiquement  Fpga  GSM  Glitchs de tension  Glitchs d’Horloge  Glitchs d’horloge  Glitchs électromagnétiques  Générateur de nombres aléatoires  IQ modulateur  Implémentation de sécurité matérielle  Informatique -- Appareils et matériel  Ingénierie des systèmes  Injection de fautes  Injection laser  Injections de fautes  Injections électromagnétiques  Intégrité des circuits intégrés  Itération  Laser  Localisation de portes  Low-Density Parity-Check codes  MOS complémentaires  Mesures de sécurité  Mode de transfert asynchrone  Modèles de fautes  Modélisation  Multiplexage par code à large bande  Multiplexage par répartition orthogonale de la fréquence  Mémoire cache  Mémoires non volatiles  Métastabilité  Méthodes formelles  Méthodes formelles  Méthodologies pour EDA  NIST  Ondes électromagnétiques  Oscillateurs en anneaux  Piratage informatique  Processeurs Embarqués  Protection de l'information  Protection de l'information  RSA  RTL  Radio logicielle  Radio logicielle sécurisée  Radiocommunications mobiles  Reconfiguration partielle dynamique  Retards programmables  Robustesse système  Réseaux d'ordinateurs -- Mesures de sûreté  Réseaux logiques programmables  Réseaux logiques programmables par l'utilisateur  Rétro-conception partielle  Rétro-ingénierie  SecretBlaze  Side-Channel  SoC  SoCLib  Software communication architecture  Sous-système cryptographique  Statistiques  Systèmes adaptatifs  Systèmes de communication sans fil  Systèmes de sécurité  Systèmes de télécommunications à large bande  Systèmes embarqués  Systèmes embarqués  Systèmes informatiques -- Mesures de sûreté  Sécurité  Sécurité Matérielle  Sécurité des communications  Sécurité embarquée  Sécurité et attaques  Sécurité matérielle  Sûreté -- Systèmes électroniques  Sûreté de fonctionnement  Temps de Calcul  Test intégré  Tests statistiques  Théorie de l'information  Transmission numérique  UMTS  VHDL  Variation des procédés  Variations de Procédés  Virus informatiques  Véhicules autonomes  ZedBoard  

Jean-Luc Danger a dirigé les 14 thèses suivantes :

Électronique et communications
Soutenue en 2004
Thèse soutenue


Jean-Luc Danger a été président de jury de la thèse suivante :


Jean-Luc Danger a été rapporteur des 14 thèses suivantes :

Systèmes automatiques et micro-électroniques
Soutenue le 02-10-2018
Thèse soutenue
Systèmes automatiques et microélectroniques
Soutenue le 30-11-2015
Thèse soutenue

Systèmes automatiques et microélectroniques
Soutenue le 11-12-2013
Thèse soutenue
SYAM - Systèmes Automatiques et Microélectroniques
Soutenue le 14-12-2012
Thèse soutenue

SYAM - Systèmes Automatiques et Microélectroniques
Soutenue le 10-07-2012
Thèse soutenue

Jean-Luc Danger a été membre de jury des 4 thèses suivantes :