ARM  Adaptation de débit de transmission  Adaptation dynamique de Body Bias  Adaptation sémantique  Arbres  Architecture Reconfigurable à Gros Grains  Aspects non fonctionnels  Assertions  Assignation  Automatisation  Automatisation de la conception  Avionique  BLE  BT  Biologie de synthèse  Biologie synthétique  Circuits intégrés -- Simulation par ordinateur  Circuits intégrés  Circuits intégrés numériques  Clock Domain  Clock intent  Cohérence de cache  Communication  Compilation in-situ  Conception assistée par ordinateur  Configuration  Dissertations universitaires  Dvfs  Dynamique  Estimation de la qualité du canal  Estimation de performance  Fd-Soi  Floorplan 3D  Fpu  Fronts de Pareto  Gestion de la consommation  Gestion et vérification de l'arbre d'horloge  Hiérarchique  Hétérogénéité  IDEA1TLM  IEEE 802.15.4  IEEE 802.15.4  Intégration tridimensionnelle  Linux  Linux  MEMS  MPSoC  Many-Cœur  Matériel  Micro-systèmes  Microprocesseurs multi-coeurs  Microtechniques  Microélectronique  MinTax  Mobilité  Modèle de cache d'instruction  Modèle de calcul  Modèles de calcul  Modèles mathématiques  Modélisation RF  Modélisation de système  Modélisation et simulations  Modélisation hétérogène  Multiprocesseurs  Mémoire Distribuée  Mémoire partagée répartie  Niveau transactionnel  NoC  Optimisation de la consommation  Ordonnancement  Ordonnancement  Parallélisme  Parallélisme  Plateforme Virtuelle  Plateformes virtuelles  Prototypage  Prototypage virtuel  Prédiction de mode de puissance  Qualité -- Contrôle  RF  Radiofréquences  Reconfigurable  Reconfiguration  Reconfiguration dynamique  Représentation intermédiaire  Régulation génétique  Réseaux d'ordinateurs  Réseaux de capteurs  Réseaux de régulation génétiques  Réseaux logiques programmables  Semiconducteurs  Simulation  Simulation compilé  Simulation de système  Simulation haut-niveau  Simulation native  Simulation par ordinateur  Simulation, Méthodes de  Synchronisation temporelle  Synthèse de Haut-Niveau  Synthèse de haut niveau  SysML  SystemC  SystemC  SystemC-AMS  SystemC-TLM  SystemC/TLM  Systemc  Système embarqué  Système hétérogène  Système mixte analogique numérique  Système multidisciplinaire  Systèmes complexes  Systèmes embarqués  Systèmes informatiques -- Mise en oeuvre  Systèmes informatiques  Systèmes microélectromécaniques  Systèmes sur Puce  Systèmes sur puce  Systèmes, Conception de  Sélection de Power Mode  TLM  Taux d'erreur par bit  Temps réel  Thèses et écrits académiques  Tolérance aux fautes  Tolérance aux fautes  Traitement du signal -- Techniques numériques  Transaction-level modeling  Transistors  Triplication  VHDL-AMS  Vliw  Énergie  

François Pêcheux a rédigé la thèse suivante :


François Pêcheux a dirigé les 4 thèses suivantes :


François Pêcheux a été président de jury des 3 thèses suivantes :


François Pêcheux a été rapporteur des 9 thèses suivantes :

SYAM - Systèmes Automatiques et Microélectroniques
Soutenue le 04-12-2012
Thèse soutenue
Conception de dispositifs de l'électronique intégrée
Soutenue le 26-10-2012
Thèse soutenue

François Pêcheux a été membre de jury des 4 thèses suivantes :